泰克亮相 PCI-SIG 首届 PCIe 6.x 研讨会，助力 64GT/s 向 128GT/s 高速互连测试演进

在2026年7月底南旧金山刚刚结束的首届官方PCIe6.x研讨会（CW#140）上，Tektronix展现了其在高速串行测试领域的领导力。作为Gen6测试解决方案的仪器提供商，Tektronix成功支持了全部三大GoldTestSuites（64GT/sLEQ、64GT/sTx/PLL及32GT/sLEQ），并凭借TekExpress和TekRxTest自动化软件的高稳定性，赢得了广泛认可。

核心亮点：

1. 广泛的生态支持：我们的测试方案帮助众多芯片、AIC和SYS产品的先行者。总计有超过50+款产品在我们的平台上完成了关键验证。
2. 卓越的测试性能：面对64GT/s的极致挑战，Tektronix方案展现了极高的成熟度。特别是在高损耗环境下，配合AnritsuBERT及外部均衡器（G0447A/J1900A），成功实现了稳定的链路训练与信号完整性测试。
3. 强大的自动化能力：TekRxApp实现了从Preset选择到报告生成的全流程自动化，显著提升了测试效率。
4. 专业的现场支持：由泰克6位资深专家组成的团队驻场支持，确保了测试的顺利进行，并针对极性反转（polarityreversal）、自动回环路径优化（AutoReturnpathoptimization）等复杂问题提供了即时解决方案。

从64GT/s迈向128GT/s：PCIeGen6/7发送端测试发生了哪些变化？

随着PCIExpress持续向更高数据速率演进，高速接口测试也在经历一次明显的变化。

从PCIeGen1的2.5GT/s到Gen5的32GT/s，PCIe基本保持着代际速率持续翻倍的节奏。进入Gen6后，数据速率进一步提升至64GT/s；已经发布BaseSpecification的PCIeGen7则将这一数字再次翻倍至128GT/s。对于服务器、高性能计算以及AI/ML等需要更高互连带宽的应用而言，这意味着更大的数据吞吐能力；而对于测试工程师而言，则意味着信号裕量、测试复杂度以及测量精度都面临新的挑战。

尤其值得关注的是，PCIe6.0PHYTestSpecificationRev1.0已经正式发布。此前经过多个Draft版本以及测试方法验证后，Gen6在Tx、RxLinkEqualization及PLLBandwidth等关键电气测试上的执行方法进一步明确。与此同时，Gen7已经来到128GT/s，下一代发送端测试对带宽、噪声和抖动测量能力也提出了更高要求。

之前在泰克上海OpenlabDay的《PCIe标准的演进及Gen6/7的发送端测试挑战》专题分享中，泰克华东区技术经理余洋围绕PCIe规范演进、Gen6发送端一致性测试更新、Gen7测试前瞻，以及M.2PCIeGen4/5测试等实际问题进行了系统解析。

图1：PCIe持续保持代际速率提升，从Gen6的64GT/s进一步迈向Gen7的128GT/s。

从NRZ到PAM4，Gen6不仅仅是一次“速率翻倍”

从PCIeGen4的16GT/s、Gen5的32GT/s到Gen6的64GT/s，数据速率持续提升，但Gen6与此前版本之间存在一个非常重要的分界点——PCIe首次从NRZ转向PAM4信号。

NRZ只有两个电平，每个UI传输1bit信息；PAM4则利用四个电平，每个UI可以承载2bit信息。借助这一变化，PCIeGen6虽然将数据速率提高到64GT/s，但其符号率仍保持在32GBd，对应的奈奎斯特频率仍为16GHz。这也是PCIeGen6能够在带宽翻倍的同时，避免物理信道带宽需求同步翻倍的重要原因。

图2：PCIeGen6首次采用PAM4，通过四个信号电平在每个UI中传输2bit信息。

但PAM4降低了信道带宽压力，同时也压缩了信号本身的测量裕量。相比NRZ，PAM4需要在相同的总体信号幅度中形成三个眼图，单个眼的垂直开口明显减小，因此噪声、抖动、非线性以及测试系统本身带来的误差都会更加显著。

从PCIe4.0、5.0和6.0的规范对比也可以看到这一趋势：随着速率提升，接收端参考CTLE和DFE变得更加复杂，眼宽和眼高要求持续收紧，ReferenceClockJitter已经进入百飞秒量级，而PCIe6.0发送端测试所需的实时示波器带宽也提升到了50GHz级别。

换句话说，进入Gen6之后，测试挑战已经不再只是“示波器能不能看到64GT/s信号”，而是在越来越有限的信号裕量下，能否准确地区分DUT真实表现与测试系统自身引入的误差。

图3：从PCIeGen4到Gen6，数据速率不断提升的同时，均衡、眼图和参考时钟等测试要求也持续收紧。

PHYTestSpecificationRev1.0落地，Gen6测试方法进一步明确

理解PCIe测试，首先需要区分PCI-SIG不同层级的规范。最基础的BaseSpecification主要定义芯片级行为和PCIe协议栈的总体要求；CEMSpecification进一步面向系统及Add-inCard，规定产品级的电气和机械要求；对于真正负责一致性测试的工程师而言，PHYTestSpecification则更加接近实际执行层，明确发送端、接收端以及PLL等电气测试应该如何开展。

PCIe6.0PHYTestSpecificationRev1.0于2026年6月正式发布。相比此前不断更新的Draft版本，正式版本的落地意味着Gen6的测试流程和方法已经进一步稳定，为后续产品一致性验证提供更加清晰的执行依据

图4：PCIe6.0PHYTestSpecificationRev1.0正式发布，进一步明确Tx、RxLEQ和PLLBandwidth等电气一致性测试。

从完整的PCIe产品测试体系来看，一致性验证ElectricalTesting、ConfigurationSpaceTesting以及LinkTransactionTesting；在ElectricalTesting中，则包含Tx、ReferenceClock、LinkEqualization及PLLBandwidth等多个项目。

其中，Tx(发送端信号质量)和ReferenceClock主要依赖示波器完成；LinkEqualization及PLLBandwidth等测试则需要误码仪与示波器协同；ConfigurationSpaceTesting使用标准硬件和CV软件来完成；LinkTransactionTesting则需要协议分析仪。

因此，当PCIe速率持续提升之后，验证工作的复杂度也越来越体现为不同测试设备、不同分析工具以及不同测试流程之间的协同。

图5：PCIe产品验证由电气测试、配置空间测试、链路事务测试等多个部分组成。

从TxSQ到SNDR：Gen6发送端到底增加了哪些挑战？

进一步聚焦发送端，PCIeGen6的一致性测试已经形成了一套更加完整的PAM4信号评价体系。

按照最新PHYTestSpecification及本次OpenLabDAY分享中的测试项目，Gen6Tx测试主要包括TxSignalQuality（TxSQ）、Preset、PulseWidthJitter（PWJ）、52UIJitter、SNDR、RatioLevelMismatch（RLM）以及ReferenceClock等内容。

图6：PCIeGen6发送端一致性测试覆盖TxSQ、Preset、PWJ、52UIJitter、SNDR、RLM及ReferenceClock等多项测量。

其中，TxSQ仍然是判断发送端信号质量的核心项目，但Gen6的分析过程已经明显不同于此前的NRZ时代。

测试过程中，需要采集不同Preset下的PAM4波形，再结合PCI-SIG规定的分析工具进行后处理。对于Gen6TxSQ，SigTest首先完成相关波形处理，随后通过Seasim模拟参考接收端的CTLE、DFE等均衡行为，最终得到经过参考接收端处理后的EyeHeight和EyeWidth，用于判断信号是否满足规范要求。

图7：Gen6TxSQ通过SigTest与Seasim配合完成信号处理及参考接收端均衡模拟，最终得到眼高与眼宽结果。

Gen6的另一个变化，是测试码型和测试状态明显增多。PCIe设备可以通过ComplianceMode在不同Preset和测试码型之间切换。随着代际演进，测试所需要覆盖的状态不断增加，到Gen6已经需要针对不同的SignalQuality、Jitter等测试使用相应的CompliancePattern。

如果完全依靠人工向DUT注入100MHz激励、逐级切换状态，再手动确认当前Lane、Preset和测试码型，不仅需要大量重复操作，也很容易因为一次状态判断错误而重新开始测试。因此，DUTPattern自动切换成为Gen6测试效率提升的一个重要环节。

在本次分享介绍的泰克测试流程中，可以利用自动化方法识别并切换DUT所需的CompliancePattern，从而减少工程师重复按键、计数以及人工确认状态的工作量。除了测试流程变复杂之外，PAM4还让仪器自身的性能更加直接地影响测量结果。

例如，PWJ、52UIJitter、SNDR及RLM等Gen6测试项目均需要考虑示波器自身的NoiseRemoval。原因在于，当测试系统的本底噪声已经达到了可以影响DUT信噪比的程度，测得结果会把一部分仪器噪声错误地计入DUT。

因此，在这类测试中，需要首先表征测试系统自身的噪声，再通过相应算法对测量结果进行补偿，从而更加接近DUT真实的信号表现。

这也是Gen6带来的一个重要变化：过去测试工程师更多关注DUT信号本身，而到了64GT/sPAM4时代，测试系统自身也成为测量误差预算中必须认真考虑的一部分。

泰克如何构建PCIe6.0发送端自动化测试方案？

随着Gen6测试项目和测试状态不断增加，仅依靠示波器硬件本身已经难以解决全部测试效率问题。泰克展示了围绕70000SX实时示波器构建的PCIe6.0测试方案，针对发送端测试，硬件平台采用50GHz级实时示波器；现场方案中使用两台DPO75002SX组成Gen6Tx测试系统，通过不同通道同时获取PCIe差分信号。软件方面，则由TekExpress承担自动化测试流程管理，并结合SigTest、Seasim、PAMJET等工具完成不同测试项目的分析。

其中，TekExpress负责测试项目选择、DUT设置、波形采集、测试流程以及报告生成，将大量原本需要工程师手动完成的步骤整合到自动化工作流中；针对CEM规范要求采用SigTest和Seasim的项目，TekExpress能够调用相应分析工具完成后处理；针对Base测试以及PCIe6的问题调试，则可以使用PAMJET进行PAM4信号的时钟恢复、参考接收端滤波器、通道嵌入和去嵌、CTLE和DFE均衡，完成PCIeGen6所需的各种复杂测量项目。

这套方案的价值并不只是“自动点击测试”，而是能够把DUTPattern切换、示波器参数设置、波形采集、对应分析工具调用、Pass/Fail结果判定以及报告生成串联在同一流程中，从而降低重复劳动，以及复杂测试中的人为操作失误。

本次活动演示环节使用的DPO70002SX系列高带宽示波器可提供70GHz，59GHZ，50GHZ等多种型号。50GHZ以上就可以满足PCIeGen6的测试需求，70GHZ型号可兼顾未来PCIe7的测试需求。

Gen6正在落地，Gen7已经把发送端推向128GT/s

当Gen6正式测试规范逐步落地时，PCIeGen7已经将数据速率进一步提升至128GT/s。

Gen7仍然采用PAM4，但由于数据速率再次翻倍，符号率也从Gen6的32GBd提升到64GBd，因此测试面临的带宽压力再次显著增加。

从目前PCIe7.0Tx参数可以看到，很多关键指标都在Gen6基础上进一步收紧。例如UncorrelatedTotalJitter、DeterministicJitter、PulseWidthJitter以及ReferenceClockJitter等参数的允许裕量继续缩小。

图8：PCIeGen7将速率提升至128GT/s，发送端多项抖动指标在Gen6基础上进一步收紧。

对测量系统而言，这意味着带宽只是最直观的一项要求。按照本次课件中展示的方案状态，PCIeGen7Tx发送端测量需要约65GHz实时示波器带宽，相关测量已经进入最新PAMJET分析工具；泰克的TekExpressGen7Base自动化测试也在按照产品路线图持续推进。

两个来自真实测试场景的问题：M.2怎么测？Gen4又需要什么平台？

除了Gen6/7规范本身，本次OpenLab还讨论了客户日常测试中经常遇到的两个实际问题。

M.2PCIeGen4/5发送端如何测试？

与标准CEMAdd-inCard不同，M.2接口无法直接套用传统CEM测试连接方式，需要通过相应测试夹具将高速信号引出，并针对M.2链路本身进行相应的通道补偿。

根据分享中引用的PCI-SIGM.2ComplianceTest文档，对于PCIeGen5M.2测试，Add-inCard场景需要考虑约24.55dB的补偿，而System场景对应约4.2dB。实际应用中，可以根据仿真或链路S参数，通过示波器的数据链路分析工具生成相应的嵌入/去嵌入Filter，再完成发送端分析

图9：M.2等非标准CEM产品形态需要结合专用夹具及链路补偿完成PCIe发送端测量。

这里真正需要注意的是：M.2测试虽然最终仍然回到标准PCIe发送端指标，但测试夹具、信号引出位置以及链路补偿方法都会影响最终结果，因此不能简单地把CEM测试方法原样复制。

面向PCIeGen1—Gen4的DPO714AX

针对目前仍然大量存在的PCIeGen3/Gen4研发及一致性测试需求，本次分享还介绍了泰克DPO714AX高精度示波器。

DPO714AX最高提供25GHz带宽、4个TekConnect通道、125GS/s采样率及最高500M记录长度，并可通过TekExpress支持PCIeGen1至Gen4Tx自动一致性测试。其中，PCIeGen4发送端一致性测试需要25GHz带宽配置。这款平台的定位并不是用于Gen6测试，而是面向大量仍处在Gen4及更早代际的高速串行、半导体以及系统研发工作，在多通道和高采样率基础上兼顾自动化测试与日常调试。

图10：DPO714AX支持最高25GHz带宽，并可用于PCIeGen1—Gen4Tx自动一致性测试。

结语

从NRZ到PAM4，从32GT/s到64GT/s，再到正在迈向128GT/s的Gen7，PCIe发送端测试正在经历的不只是“速率越来越高”。

Gen6PHYTestSpecificationRev1.0的正式发布，让64GT/sPAM4发送端测试拥有了更加明确的执行依据；与此同时，TxSQ、Preset、PWJ、52UIJitter、SNDR、RLM以及ReferenceClock等测试内容，也让发送端验证从传统眼图和抖动测试走向更加完整的PAM4信号质量评价体系。

在这一过程中，高带宽实时示波器仍然是捕获信号的基础，但测试结果能否真正反映DUT性能，越来越依赖仪器带宽、分析算法、正确的规范工具以及整个测试流程的一致性。自动化的价值也不再只是节省几次鼠标操作，而是帮助工程师在越来越复杂的测试项目、测试码型和分析工具之间，建立更加可靠、可重复的测试流程。

关于泰克科技

泰克公司总部位于美国俄勒冈州毕佛顿市，致力提供创新、精确、操作简便的测试、测量和监测解决方案，解决各种问题，释放洞察力，推动创新能力。70多年来，泰克一直走在数字时代前沿。