近百亿门超大容量！Palladium Z3四机并机集群投入运营

近日，英诺达联合浙江英诺云，成功完成EnCitius ^®^ 曜奇 ^®^ SVS平台的Palladium Z3硬件仿真加速器（Emulator）四机并机部署，现已正式投入运营。该集群可提供高达92亿门的设计容量，单验证项目的支持上实现容量翻倍，进一步巩固了集团在IC设计及验证领域的技术及规模优势。

直面Multi-Die时代的验证资源挑战

当前，芯粒（Chiplet）/多裸片（Multi-Die）架构已成为大型AI、CPU、GPU芯片的主流趋势。通过片间互联实现功能灵活扩展、复用成熟设计降低流片风险、乐高化组合满足多样化产品需求——这些优势在加速产品上市的同时，也给验证带来了前所未有的复杂性提升：多核一致性验证、跨裸片缓存一致性验证、IO接口标准协议验证、跨裸片性能摸底，以及多芯片互联场景下的软硬件协同验证，每一项都对验证平台的容量和灵活性提出了更高要求。

与此同时，芯片设计规模的增长速度已经开始超过硬件仿真资源的增长速度。以国内AI芯片公司为例，多个芯片互联组成的多节点庞大系统，在硬件仿真加速器上进行全规格验证是刚需。但从成本角度考虑，不可能按峰值需求无限采购硬件资源——全规格（Full-Mesh）互联的验证窗口往往只有1到2个月，却需要数倍于日常的资源量。

此次扩大Z3集群的规模，正是对这一行业痛点的有力回应。

核心优势

• 可满足92亿门的设计项目验证：无需对设计进行激进的规格裁剪，确保验证覆盖率最大化。

• 灵活弹性，按需使用：既可在流片前峰值期四机并机处理特大型系统验证任务，也可拆分为独立单元，支持多个项目、多个团队并行使用，显著降低企业仿真资本支出。

• 极致验证速度：Palladium Z3的运行速度较前代提升1.5倍，助力设计团队快速迭代，满足生成式AI、自动驾驶等高端芯片的时间窗口要求。

• 全信号调试（Debug）可见：支持在不损失速度的前提下进行全芯片波形追踪，帮助工程师精准定位百亿逻辑门下的隐蔽设计缺陷，大幅缩短软硬件协同调试的界定与定位周期。

• 复杂系统组网：面对芯粒架构下的多裸片和多芯片复杂系统组网，各裸片独立部署于不同仿真加速器，需要互联时则可以通过标准互联接口快速组网。该方案避免了大规模并机带来的编译成功率下降和性能损耗，各裸片可独立编译运行至1MHz以上，再按需组合为复杂系统，编译效率与运行性能均显著提升。

• 丰富的验证组件：面对复杂系统的高速接口类型和数量的增加，英诺达拥有完备且丰富的硬件验证组件，支持PCIe、CXL、Ethernet、UCIe、UART、USB、HDMI、DP、CSI2等各种高低速标准接口，在种类和数量上都有明显优势；既可以满足多裸片和多芯片系统组网场景，也可以满足各种多套环境并行加速的验证需求。

不只是硬件，更是完整解决方案

EnCitius ^®^ 系统验证平台由三大支柱构成：硬件仿真器资源、完整的验证解决方案（包括AVIP、SpeedBridge测试板、Memory Model及配套自动化工具），以及覆盖流程构建、环境搭建、调试调优到方案制定的全链路设计服务。

针对从传统软件仿真向硬件仿真迁移的客户，英诺达提供SRAM自动替换工具、SVS Connect快速连线工具、DDR地址映射自动处理工具等一系列自动化手段，大幅降低迁移门槛。配合自主研发的RMS资源管理系统和EJOB任务调动系统，支持多队列任务调度与优先级管理，确保硬件资源在不同项目阶段得到最大化利用。

此外，对于项目周期内1到2个月的峰值需求，客户无需自行采购额外设备，通过SVS云平台即可快速获得所需的仿真资源，实现"按需扩容、用完释放"的弹性模式。

"在多裸片架构下，系统验证的资源需求呈波浪式分布，全规格验证的窗口期短但不可或缺。"英诺达副总裁邢千龙表示，"从双机46亿门到四机92亿门，不仅是容量的翻倍，更意味着我们有能力为国内头部芯片企业提供覆盖完整项目周期的弹性验证资源。客户不再需要为短期峰值买单，我们可以陪他们走过从子系统调试到全系统联调的每一个阶段。"