芯华章重磅发布Agentic EDA 底座，推出X-IVS/X-IDS双智能系统与新一代GalaxSim 3.0 Plus

7月18日至20日，第三届 CCF 芯片大会（CCF Chip 2026）盛大召开。作为国内芯片领域规模最大、覆盖全产业链的顶级学术盛会，芯华章在大会现场重磅发布智能验证系统（X-IVS）与智能设计系统（X-IDS）双智能系统，并同步推出 GalaxSim Turbo 3.0 Plus 高速仿真解决方案。

本次发布标志着芯华章在 EDA 2.0 道路上迈出了关键一步。依托成熟的数字验证全流程工具平台，芯华章正式将《EDA 2.0 白皮书》中的开放标准化、自动化智能化、平台化服务化理念，转化为可工程落地的完整产品体系，不仅实现了研发效率的质变，更构建了以“证据闭环”为核心的 Agentic EDA 技术路线。

XEPIC Intelligent System（X-IS）：构建签核级可信Agentic EDA底座

随着 AI 芯片、异构计算和先进 SoC 快速发展，芯片研发正进入高复杂度、高协同阶段，对验证效率和结果可信性提出更高要求。行业需要的不仅是 AI 辅助工具，更是能够理解工程需求、执行验证任务并输出可信结果的智能 EDA 平台。

芯华章是业界极少数通过底层统一覆盖率数据库实现数据全链路联动，并构建起完整数字验证解决方案的 Agentic EDA 平台。芯华章将 AI Agent 深度融入研发流程，通过 EDA 引擎、工程知识与验证数据的闭环协同，真正实现了从设计、验证到分析的自动化智能决策。

本次推出的 XEPIC Intelligent System (X-IS) 系列，正是这套全流程智能体系的核心载体，标志着芯华章正式跨入以可验证AI为核心的 EDA 2.0 时代。

其中，X-IVS 智能验证系统融合 Simulation Agent、Debug Agent 和 Formal Agent，构建覆盖仿真、调试、形式验证的智能验证闭环；X-IDS 智能设计系统则打通算法、软件与硬件 RTL 之间的转换路径，降低硬件设计门槛，具备两大核心创新能力：

1. 依托大语言模型自动修复不可综合C语法，避免人工繁杂手动调整改写；
2. 基于大模型驱动自动化PPA优化，与X-IVS联动形成设计验证闭环：算法模型基于X-IVS GalaxEC HEC Agent进行自动化完备验证，确保优化过程中的功能正确性和验证完备性，同步也可与X-IVS Simulation Agent进行联动，自动化生成Testbench，使用动态验证方法学进行功能验证。

目前，X-IVS已完成多个实际项目验证：

•低功耗无线芯片电源管理模块案例（500 行 RTL/821 状态位）：经实测，在工具层面，GalaxFV工具与国际主流工具结果一致且性能相当，以GalaxFV工具为底层引擎，Formal Agent可自动生成79条断言，基于这些断言，两处该模块历史缺陷可全部被自动化检出，端到端全流程仅23.8小时。

•低功耗微处理器通用输入输出模块案例 （7.5 万行 RTL / 近万状态位）：客户无形式验证基础，单日跑通 FPV；产出 480 余条断言，同步查出 RTL 缺陷与寄存器文档错误，证明核行/分支/状态机覆盖率100%，端到端仅7小时。

X-IDS在超过 100 个 Benchmark 测试验证中，约 96% 的测试案例经过自动语法修复后达到可综合且功能正确，在卷积加速器项目中实现 LUT 数量降低 24%。

GalaxSim Turbo 3.0 Plus：让形式验证结果“反向赋能”仿真

面向 AI 大算力 SoC、车载芯片等复杂系统的高效验证需求，芯华章推出 GalaxSim Turbo 3.0 Plus高速仿真解决方案，

该方案创新性地融合了 GalaxEC HEC 高阶等价验证技术与可信 AI Agent 自动优化能力， 让形式验证结果能够“反向赋能”仿真过程 ，大幅提升仿真执行效率，并与 X-IVS / X-IDS 双智能系统深度联动，形成统一、可信的验证体系。

在实际工程落地中，GalaxSim Turbo 3.0 Plus 展现出了出色的性能突破： 在某端侧 NPU 子系统项目中，已成功帮助客户将完整仿真周期由 3 天压缩至 1 天，实现整体效率 3 倍的跨越式提升 ，为超大体量设计的按期交付提供了有力保障。

生态共建：芯华章×无问芯穹联合推出EDA AI一体机

发布现场，芯华章宣布**与无问芯穹联合推出**** EDA AI ** 一体化整机解决方案 ，推动国产算力与国产 EDA 能力深度融合。

该方案以无问芯穹 Mizar 高效推理引擎作为算力底座，结合芯华章 FusionFlex 流程管理平台，打造出支持 Agentic EDA 弹性部署的软硬一体基础设施。方案具备算力资源的智能动态调度能力，能够有效保障大型芯片设计在智能化验证过程中的算力供给与效率保障，为 AI 芯片和 SoC 项目提供算力与 EDA 工具一体化的可信验证基础设施。

无问芯穹CEO夏立雪表示：

“芯华章AI EDA产品以无问芯穹智算一体机为算力底座，为其“EDA 2.0”智能工具提供稳定、高效的多元算力支撑，双方合作立足于产业链协同创新的实际需求。无问芯穹将持续优化算力效能，与芯华章共同推进芯片设计全流程的智能化升级，助力中国半导体产业基础设施能力提升。”

芯华章科技CEO谢仲辉表示：

“X-IVS 与 X-IDS 双智能系统是芯华章《EDA 2.0 白皮书》理念的重要落地。我们不单纯追求 AI 生成能力，而是以‘证据闭环’为核心，将算法设计与优化、仿真、调试、形式化验证工具深度嵌入 AI 工作流，在提升研发效率的同时，守住验证质量、工程可控性和签核可信度。通过与无问芯穹联合构建国产算力与智能 EDA 协同生态，我们将持续夯实可信验证能力，赋能本土芯片设计企业自主创新 。

为满足不同客户对模型部署与数据安全的多元需求，X-IVS 和 X-IDS 目前已完成对主流开源大模型的全面适配，涵盖 DeepSeek、智谱、MiniMax、阿里、Moonshot 等国内头部厂商，让生成式 AI 能力能够无缝融入现有的芯片研发工作流。

当下行业进入τ定律驱动的系统集成创新阶段，逻辑折叠、3D堆叠架构对验证全链路可追溯性提出更高标准。芯华章依托其高度融合的系统设计与验证全流程技术为底座，承载完整 Agentic EDA 闭环，将 AI 输出转化为可证明、可核验、可追溯、可治理的签核级可信验证成果，为系统级芯片创新筑牢国产 EDA 根基。